Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Bedienungsanleitung Seite 51

  • Herunterladen
  • Zu meinen Handbüchern hinzufügen
  • Drucken
  • Seite
    / 144
  • Inhaltsverzeichnis
  • LESEZEICHEN
  • Bewertet. / 5. Basierend auf Kundenbewertungen
Seitenansicht 50
IP Core Configuration
Slave Controller IP Core for Xilinx FPGAs III-39
Mapping to global IRQ
Sync0 and Sync1 can additionally be mapped internally to the global IRQ. This might be a good
solution if a microcontroller interface is short on IRQs. However, the sync signals will remain available
on Sync0 and Sync1 outputs.
Seitenansicht 50
1 2 ... 46 47 48 49 50 51 52 53 54 55 56 ... 143 144

Kommentare zu diesen Handbüchern

Keine Kommentare